-
-
vhdl与verilog的区别为：用途不同、编程层次不同。vhdl主要用于描述数字系统的结构、行为、功能和接口。verilog以文本形式来描述数字系统硬件，可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
VHDL内容介绍
VHDL就是VHSIC Hardware Description Language的缩写，VHDL就是非常高速积体电路的硬体描述语言。这是一项原由美国国防部 ( DoD, Department of Defense) 所支持的研究计画。为了将电子电路的设计意涵以文件方式保存下来，以便其它人能轻易地了解电路的设计意义。这就是VHDL的由来。
1996年，IEEE将电路合成的程式标准与规格加入至VHDL电路设计语言中，称之为IEEE1076.3标准。
VHDL电路设计语言的规范目的，在于要提供一个高阶而且快电路设计工具，它涵盖电路描述(Description)电路合成与电路模拟(Simulation)等三个电路设计工作。
就像一些常用的程式设计语言(例如C、Pascal等高阶语言)用来描述计算数学函数或处理资料程序。程式的执行就是资料数值的计算。同样地，VHDL是一种描述数位系统，而VHDL程式的执行就是数位系统的电路模拟与电路合成。
verilog的用途的是什么
Verilog HDL就是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言，它是由GDA(Gateway Design Automation)公司的PhilMoorby在1983年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。
Verilog HDL的最大特点就是易学易用，如果有C语言的编程经验，可以在一个较短的时间内很快的学习和掌握，因而可以把Verilog HDL内容安排在与ASIC设计等相关课程内部进行讲授;
由于HDL语言本身是专门面向硬件与系统设计的，这样的安排可以使学习者同时获得设计实际电路的经验。与之相比，VHDL的学习要困难一些。但Verilog HDL较自由的语法，也容易造成初学者犯一些错误，这一点要注意。